DSP和FPGA模式下导航计算机硬件模块设计分析

利用过载信号与噪声频带不同的特点，设计了以 LTC1569 为核心滤波元件的线性相位滤波器，有效的滤除噪声，提高信号的信噪比，并对其幅值调理以充分利用AD7923 满量程，实现了过载信号的高精度调理。为了抑制电池电压采集可能给导航计算机硬件平台带来的噪声干扰，设计了基于 HCNR201 的线性隔离电路，既实现了电池电压的采集，又能保证导航计算机硬件平台的正常工作。

绪论

1.1 导航计算机应用背景

1944 年，德国向英国伦敦发射了 V-1、V-2 导弹。自此，导弹出现在人们的视野中。50 年代初是导弹的早期发展阶段，V-1、V-2 导弹的出现，让各国意识到导弹对未来战争的重要性[1] 。二战后不久， 美、苏、英、法等国纷纷投入大量人力、物力进行导弹的研究工作。70 年代中期，美国在对越战争中大量使用了精确制导炸弹，其精确的命中率和远程攻击能力，使得美国在对越战争中大获全胜，此后，导弹进入全面发展阶段[2]。导弹之所以比常规武器命中率高，是因为其具备了“大脑”–导航系统。导航系统一般由测量装置（探测机构）、计算装置（决策机构）和执行机构组成。测量装置通常

由光学设备，加速度计、陀螺仪等组成，用以测量导航所需要的基本三要素：速度、姿态和位置。计算装置根据测量装置获取的三要素，按照预定算法加以计算处理，形成制导指令。执行装置根据制导指令，通过伺服机构驱动导弹按制导指令的要求飞行，实时调整导弹的姿态、位置和速度，矫正导弹飞行轨迹。近些年，随着作战需求和战略发展的需要，对导弹的攻击精度和射程要求越来越高，单一的导航系统已经不能满足要求，组合导航系统应用而生[3] 。组合导航系统中的各部分在导弹飞行不同时期分工合作，这样就弥补了各自的缺点和不足，各部分互补工作，使得导弹的打击精度提高。

组合导航系统的应用虽然可以提高导航精度，但是随之而来的是对导航计算机更高的要求。导弹运行过程中会产生大量的数据，对大量数据快速计算能力是导航计算机的重要性能。同时导航计算机要有丰富的外设接口，以方便与弹上其他设备的通信。这就要求导航计算机是一个集快速运算和控制一体化的系统，不仅要具有复杂快速的运算能力，还要有较强的控制能力[4]。导航系统经过数十年的发展，基础导航算法的研究已日趋完善，在实际工程应用中，更多的是关注导航计算机硬件电路能否适应导航算法的发展[5]。

1.2 国内外研究现状

导航计算机作为导航系统的重要组件，等同于人类的大脑。它的发展与计算机技术、电子技术及自动控制理论息息相关[6] 。导航计算机不仅要实时采集飞行过程中的各种物理信号，还要进行复杂的组合导航数据解算、数据滤波[7] 以及对执行机构的控制[8] 。在整个导弹飞行过程中肩负导弹的中枢系统，任务繁重，需要由合适的处理器和外部设备来共同构成。导航系统发展初期，多以个人计算机作为导航计算机。个人计算机处理器虽然可以满足组合导航对处理能力的要求，但是实现系统控制极为复杂，体积、精度、计算速度等无法满足日益发展的组合导航系统[9]。随着工业控制领域的飞速发展，导航系统中出现了以 PC 机为主的工业控制计算机。PC/104是一种工业计算机总线标准，是专门为嵌入式工业控制而定义的一种总线标准[10]。与个人计算机相比，PC/104 组件在体积、功耗、可靠性等方面均有较大提高，扩展性强，通过外部功能卡，很容易实现对弹体物理信号的采集以及与外设的通信。至今仍在导航系统中发挥着重要作用[11]。PC/104 导航计算机处理器多以 Intel 公司的奔腾系列 80X86为主，运行 Linux 系统，AMD 公司处理器也在导航计算机中有所应用[12]。由于 PC/104 在构成导弹计算机体系时，一般要扩展 AD 采集卡等各种功能卡，体积和功耗较大，已经无法满足当今导航系统对导航计算机小型化、高精度、高处理速度、低功耗的要求。

2 硬件模块方案设计

2.1 导航计算机功能

导航计算机是导航系统的重要组成部分，在导弹的整个寿命期内，就像人类大脑一样，负责导航的中枢控制。一个有效的控制系统，须具有及时获取各种信息并及时处理的能力。本课题设计的导航计算机主要包括以下几方面功能：

（1）0~30Hz 三向过载加速度以及 28V 电池电压的采集。

（2）与地面发射平台的交互通信，包括弹体发射前通过长线 422 与发射平台的通信和弹体发射后通过弹上遥控设备与地面的通信。

（3）弹体飞行及投放阶段与惯性导航设备和卫星导航设备的通信。

（4）弹体接近目标时，与弹上光学导引头设备的通信。

（5）对复合导航产生的海量数据实时处理能力。

2.2 方案设计

根据导航计算机的功能分析，采用 DSP 与 FPGA 协同工作的方式。硬件模块电路总体结构如图 2.1 所示。

3 基于 FPGA 的异步串口扩展设计......................................................................................17

3.1 RS422 抗扰接口电路设计.........................................................................................17

3.2 DSP 与 FPGA 硬件接口设计....................................................................................18

3.3 DSP 与 FPGA 通信协议设计 ....................................................................................20

3.4 FPGA 控制逻辑..........................................................................................................22

4 信号调理电路设计..............................................................................................................34

4.1 过载信号调理电路设计............................................................................................34

4.2 电池电压调理电路设计............................................................................................44

4.3 本章小结....................................................................................................................47

5 驱动程序设计......................................................................................................................48

5.1 AD 驱动程序设计 ......................................................................................................48

5.2 SDRAM 驱动程序设计..............................................................................................55

5.3 FLASH 驱动程序设计 ...............................................................................................58

5.4 本章小结....................................................................................................................67

6 性能测试..............................................................................................................................68

6.1 硬件电路测试............................................................................................................68

6.2 驱动程序测试............................................................................................................72

6.3 本章小结....................................................................................................................75

6 性能测试

性能测试是研制过程的最后一个环节，也是最重要的环节。在硬件电路和驱动程序设计完成后，必须通过一系列的测试，检验系统能否正常工作。经过测试，可以发现设计中存在的缺陷，并及时改进，以提高系统工作的可靠性。本章主要针对前文中的关键技术进行性能测试，主要包括电源供电测试，信号调理电路测试，FPGA 异步串口扩展通信测试，以及驱动程序的测试。

6.1 硬件电路测试

6.1.1 电源测试

DSP 和 FPGA 上电顺序为内核先上电，待内核电压稳定后，I/O 接口再上电。如果上电顺序相反，有可能导致 DSP 烧毁。从而导致整个导航计算机平台失效。利用示波器对 DSP 上电顺序进行监测，结果如图 6.1 所示。图中 ch1 为电源芯片 TPS54331 输入端 5V 电压，ch2 为 3.3V 输出电压，ch3 为 1.2V 输出电压。可以看出 1.2V 先于 3.3V 上电，满足内核先上电的要求，设计合理

7 总结与展望

7.1 总结

针对导航系统对导航计算机硬件平台提出的低功耗、小体积和实时性等要求，提出了基于 DSP 和 FPGA 的导航计算机硬件模块设计。采用 2 位浮点型 DSP TMS320C6747为核心处理器，完成导航数据的高速、高精度解算。针对 DSP 串口数量有限，缓存较小特点，设计了基于 FPGA 的串口扩展。主要完成了一下几个方面的工作：（1）对导航计算机硬件平台进行需求分析，设计了整体实现方案。针对导航计算机实时性要求，进行了 DSP 和 FPGA 的选型，以及保证硬件模块正常工作的最小系统设计。（2）由于 DSP 的 UART 接口数量有限，无法满足与 5 路 RS422 设备同时通信的要求。针对上述问题，设计了基于 FPGA 的串口扩展。首先对 RS422 接口电路进行了设计，然后重点对 DSP 和 FPGA 通过 EMIFA 通信进行了接口和通信协议设计，以及 FPGA 控制逻辑和 DSP 程序设计。3）利用过载信号与噪声频带不同的特点，设计了以 LTC1569 为核心滤波元件的线性相位滤波器，有效的滤除噪声，提高信号的信噪比，并对其幅值调理以充分利用AD7923 满量程，实现了过载信号的高精度调理。为了抑制电池电压采集可能给导航计算机硬件平台带来的噪声干扰，设计了基于 HCNR201 的线性隔离电路，既实现了电池电压的采集，又能保证导航计算机硬件平台的正常工作。

（4）详细介绍了由 DSP 控制的 AD 转换器，SDRAM 和 FLASH 的接口以及驱动程序的设计，为应用程序控制硬件设备提供了基础。（5）对导航计算机硬件模块的各个部分分别进行了性能验证，经测试系统各部分工作正常。